Digital Circuit and Logic Design

วงจรดิจิทัลและการออกแบบทางตรรกะ

3(2-3-7)

วิชาบังคับก่อน : ไม่มี

ระบบเลขฐาน รหัสต่าง ๆ พีชคณิตบูลีน การออกแบบวงจรผสม เทคนิคการลดฟังก์ชัน ไอซี ตระกูลทีทีแอล อินพุตด้วยสวิตช์ การแสดงผลด้วยแอลอีดี การออกแบบวงจรตรรกชนิดซิงโครนัส ซีเควนเชียล แผนภาพ สถานะของวงจร การออกแบบวงจรตรรกชนิดอะซิงโครนัสซีเควนเชียล

ผลสัมฤทธิ์การเรียนรู้

1. อธิบายความรู้พื้นฐานทางด้านลอจิกเกตและการลดรูปนิพจน์ลอจิกได้ (SPLO 1.1)
2. สามารถนำแผนภาพคาร์นอร์ (Karnaugh map) มาใช้งานได้อย่างถูกต้อง (SPLO 1.3)
3. สามารถวิเคราะห์และออกแบบวงจรลอจิกได้ทั้งชนิด combinational logic และ sequential logic (SPLO 2.2)
4. สามารถใช้งานบอร์ด CPLD หรือ FPGA รวมถึงการเขียนโปรแกรม VHDL ได้อย่าง ถูกต้อง (SPLO 6.2)

 

Digital Circuit and Logic Design

Prerequisite : None

Number systems, codes, boolean algebra, combinational circuit design, reduced function technique for IC TTL, input by switch, display by LED, synchronous sequential logic design, circuit state diagram, asynchronous sequential logic design.

Learning Outcomes

1. Explain the fundamental principles of logic gates and the simplification of logic expressions. (SPLO 1.1)
2. Correctly apply Karnaugh maps to simplify logic functions. (SPLO 1.3)
3. Analyze and design both combinational and sequential logic circuits. (SPLO 2.2)
4. Correctly utilize CPLD or FPGA boards, including programming with VHDL (VHSIC Hardware Description Language). (SPLO 6.2)